Ejercicios: Bloques combinacionales integrados

Explica qué es un circuito integrado de media escala de integración (MSI) frente a montar lo mismo con puertas lógicas sueltas: ventajas de tamaño, fiabilidad y coste. Cita tres bloques MSI típicos y una aplicación de cada uno.

Explica qué hace un decodificador de $n$ entradas a $2^n$ salidas: qué combinación binaria recibe y qué ocurre exactamente en sus salidas (solo una se activa, la correspondiente al código de entrada). Pon el ejemplo de un decodificador de $2$ a $4$ con su tabla de verdad completa.

Explica qué hace un multiplexor: cuántas entradas de datos y cuántas de selección tiene un multiplexor de $4$ canales, y qué aparece en su única salida. Compáralo con el selector de fuentes de un amplificador de audio (CD, radio, auxiliar).

Explica qué hace un demultiplexor y en qué se diferencia de un multiplexor (una entrada de datos que se dirige a una de varias salidas, elegida por las entradas de selección). Pon una analogía con un distribuidor de trenes que dirige un vagón a una de cuatro vías.

Explica qué suma un semisumador (dos bits) y qué dos salidas produce (suma y acarreo). Razona por qué se llama «semi»sumador: qué entrada le falta para poder encadenarse en la suma de números de varios bits.

Explica qué entrada adicional tiene un sumador completo respecto al semisumador (el acarreo de entrada, $C_{in}$) y por qué es imprescindible al sumar números de varios bits: describe qué papel juega el acarreo que «viaja» de una columna a la siguiente, como en la suma decimal a mano.

Explica qué hace un decodificador de BCD a $7$ segmentos: qué código recibe en sus cuatro entradas, qué activa en sus siete salidas y para qué display se usa. Razona qué ocurre con las combinaciones de entrada del $10$ al $15$, que no son dígitos BCD válidos.

Explica qué hace un comparador digital: qué dos datos recibe y qué tres salidas puede dar ($A > B$, $A = B$, $A < B$). Pon dos aplicaciones: un termostato digital que compara la temperatura medida con la consigna y un sistema que detecta si un contador ha llegado a su valor máximo.

Un decodificador de $3$ a $8$ recibe en sus entradas el código $101$ (con el bit más significativo a la izquierda). a) Indica qué salida se activa, numerando las salidas de $0$ a $7$. b) Escribe la tabla de verdad completa del decodificador. c) Describe una aplicación: seleccionar uno de ocho dispositivos de memoria compartiendo el mismo bus de datos.

La figura muestra un multiplexor de $4$ canales con los valores de sus entradas de datos y de sus entradas de selección. a) Escribe su tabla de selección (qué canal pasa a la salida para cada valor de $S_1 S_0$). b) Determina el valor de la salida marcada con el interrogante. c) Razona qué habría que cambiar para que saliera el valor del canal $D_1$.

La figura muestra el circuito de un semisumador con su tabla de verdad por completar. a) Rellena en tu cuaderno las columnas de suma ($S$) y acarreo ($C$) para las cuatro combinaciones de entrada. b) Identifica qué puerta produce cada salida y escribe las dos funciones lógicas. c) Comprueba con la tabla que el conjunto $\{S, C\}$ representa en binario la suma aritmética de $a$ y $b$.

La figura muestra un sumador de $4$ bits formado por cuatro sumadores completos en cascada, con los dos sumandos $A = 0101$ y $B = 0011$ aplicados. a) Resuelve la suma paso a paso, indicando el acarreo que sale de cada etapa. b) Escribe el resultado y su acarreo final, y comprueba en decimal que es correcto. c) Razona qué ocurriría si el resultado necesitara $5$ bits y solo hubiera salidas para $4$ (desbordamiento).

Indica cuántas líneas de selección necesita un multiplexor de $8$ canales y cuántas uno de $16$, y escribe la relación general entre canales y líneas de selección. Aplícala a la elección de un multiplexor para leer con un único cable los datos de $6$ sensores: ¿qué tamaño comercial elegirías y qué canales quedarían libres?

Un decodificador de BCD a $7$ segmentos recibe el código $0101$. a) Indica qué dígito representa ese código BCD. b) Escribe qué segmentos del display deben encenderse para mostrarlo (nómbralos con el convenio habitual: $a$ el superior, $b$ y $c$ los derechos, $d$ el inferior, $e$ y $f$ los izquierdos y $g$ el central). c) Razona qué hace el circuito si recibe el código $1100$.

Un demultiplexor de $1$ a $4$ tiene su entrada de datos a $1$ y sus selectores en $S_1 S_0 = 01$. a) Indica qué salida presentará el $1$ y qué valor tendrán las demás. b) Escribe su tabla de funcionamiento. c) Describe una aplicación: distribuir la señal de reloj de un sistema a uno de cuatro módulos elegido en cada momento.

Plantea un comparador de $1$ bit: escribe su tabla de verdad con las entradas $A$ y $B$ y las salidas $A > B$, $A = B$ y $A < B$, y deduce la función lógica de cada salida. Comenta qué puertas necesitas para implementarlo y qué relación guarda la salida $A = B$ con la puerta XNOR.

Implementa la función de tres variables $f(a,b,c)$, que vale $1$ en los minterms $1$, $3$, $6$ y $7$, usando un multiplexor de $8$ canales: toma $a$, $b$ y $c$ como entradas de selección y conecta cada entrada de datos a $0$ o a $1$ según la tabla de verdad. Verifica el circuito comprobando las combinaciones $011$ y $100$, y comenta la ventaja de este método frente a sintetizar la función con puertas.

Implementa la misma función del ejercicio anterior con un multiplexor de $4$ canales: toma $b$ y $c$ como selección y, para cada valor de $bc$, expresa qué debe valer la entrada de datos correspondiente en función de $a$ ($0$, $1$, $a$ o $\overline{a}$). Escribe la tabla de implementación, dibuja las conexiones y compara el hardware con el del ejercicio anterior.

Escribe la tabla de verdad completa del sumador completo (entradas $A$, $B$ y $C_{in}$; salidas $S$ y $C_{out}$) y deduce de ella las funciones lógicas de ambas salidas. Demuestra que $S$ es la función paridad de las tres entradas (vale $1$ cuando hay un número impar de unos) y que $C_{out}$ es la función mayoría (vale $1$ cuando hay al menos dos unos), y explica por qué esas interpretaciones eran de esperar en una suma.

Diseña un comparador de números de $2$ bits, $A = a_1 a_0$ y $B = b_1 b_0$: plantea las funciones de las salidas $A = B$ y $A > B$ (puedes construirlas a partir de comparadores de $1$ bit por parejas), dibuja el esquema de bloques y explica cómo permiten las entradas de cascada ($A > B$ y $A = B$ «de entrada») encadenar varios comparadores para palabras de más bits.

En un sumador en cascada (ripple carry), el acarreo debe propagarse a través de todas las etapas. Analiza el problema de velocidad: si cada sumador completo tarda $10\ \text{ns}$ en estabilizar su acarreo, ¿cuánto tarda en ser fiable el resultado de un sumador de $16$ bits? Explica la idea del sumador con acarreo anticipado (carry lookahead), que calcula los acarreos en paralelo a partir de las entradas, y qué precio se paga por ello (más puertas).

Dispones de dos decodificadores de $3$ a $8$ con entrada de habilitación (enable) activa a nivel alto. Diseña con ellos un decodificador de $4$ a $16$: explica qué hace la entrada de habilitación, cómo se usa el cuarto bit de dirección para habilitar uno u otro decodificador (directo y negado) y qué rango de salidas cubre cada circuito integrado.

Demuestra que un demultiplexor con su entrada de datos fijada a $1$ se comporta exactamente como un decodificador, y que un decodificador con entrada de habilitación es, a la vez, un demultiplexor si se usa la habilitación como entrada de datos. Explica por qué los fabricantes venden un único circuito integrado «decodificador/demultiplexor» y pon una aplicación de cada modo de uso.

Diseña a nivel de bloques un sistema que muestra en displays de $7$ segmentos el número de personas presentes en una sala (de $0$ a $99$): un contador BCD de dos dígitos que se incrementa con un sensor de entrada y se decrementa con uno de salida, los decodificadores y los displays. Explica la función de cada bloque, qué ocurre al pasar de $9$ a $10$ personas (acarreo entre dígitos BCD) y por qué el contador trabaja en BCD y no en binario puro.